PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-311341

(43) Date of publication of application: 02.12.1997

(51)Int.Cl.

G02F 1/1345 G02F 1/1333

G02F 1/1343 G02F 1/136

(21)Application number: 08-128797

(71)Applicant: ADVANCED DISPLAY:KK

(22)Date of filing:

23.05.1996


(72)Inventor: HIROSE SATOSHI

NAKAGAWA NAOKI

(54) LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce the panel size, to increase the number of panels to be taken out of a glass substrate and to improve yield in manufacture by reducing peripheral regions such as a terminal part—wiring region. SOLUTION: Source side—drivers 2 to 5 and gate side—drivers 8 to 11 are provided together at one side on the upper side of the panel, and conducting patterns 12 are pulled around in one side direction thereof. Moreover, further reduction of the panel size is achieved by converting a part of the conducting patterns to be pulled around from first conducting patterns having different layers to second conducting patterns or vice versa via contact holes and using multilayer interconnections arranged so as to be superimposed via other conducting patterns and layer—to—layer insulating films.



LEGAL STATUS

[Date of request for examination]

12.01.2000

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3276557

[Date of registration]

08.02.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-311341

(43)公開日 平成9年(1997)12月2日


(51) Int.Cl.6		識別記号	庁内整理番号	FΙ			1	技術表示	· 箇所
G02F	1/1345			G 0 2 F	1/1345				
	1/1333	5 0 5			1/1333	505			
	1/1343	•			1/1343				
	1/136	5 0 0			1/136	5 0 0			
				審査請求	未請求	請求項の数 6	OL	(全 5	頁)
(21)出願番号	特願平8-128797		(71)出願人	595059056					
					株式会社	生アドバンスト	・ディン	くプレイ	
(22)出願日	平成8年(1996)5月23日				熊本県	南池郡西合志町 箱	甲代志9	97番地	
					廣瀬 論				
					熊本県外	熊本県菊池郡西合志町御代志997番地 株			
					式会社アドバンスト・ディスプレイ内				
				(72)発明者	中川	直紀			
				c	熊本県外	岗池郡西合志町 名	即代志9	97番地	株
					式会社	アドバンスト・ラ	ディスプ	プレイ内	
				(74)代理人	弁理士	大岩 増雄			

(54) 【発明の名称】 液晶表示装置

(57)【要約】

【課題】 端子部配線領域等の周辺領域を縮小すること によりパネルサイズを縮小し、ガラス基板からのパネル 取り数を増やし、製造歩留まりの向上を図る。

【解決手段】 ソース側ドライバー2~5、ゲート側ドライバー8~11をともにパネルの上側の一辺に設け、その一辺方向に導電パターン12を引き回す。また、引き回す導電パターンの一部はコンタクト穴22を介して層の異なる第1の導電パターン19から第2の導電パターン21あるいはその逆に変換され、他の導電パターンと層間絶縁膜20を介して重なるように配置された多層配線とすることにより、パネルサイズの更なる縮小を図る。



1 : 画像表示部 2.3.4.5:ソース側ドライバー 19.10.11:ゲート側ドライバー 12 : 導電バターン 13.14: 配線領域

【特許請求の範囲】

【請求項1】 透明絶縁性基板上に複数本形成された走 査電極配線と、この走査電極配線と交差する複数本の信 号電極配線と、上記走査電極配線と信号電極配線の各交 点に設けられた薄膜トランジスタと、この薄膜トランジ スタに接続された透明導電膜よりなる画素電極等を備え たTFTアレイ基板、

透明電極およびカラーフィルタ等を有し、上記TFTア レイ基板との間に液晶を挟持する対向電極基板、

上記TFTアレイ基板の画像表示部の周辺部に実装される走査電極駆動用集積回路および信号電極駆動用集積回路を備えた液晶表示装置であって、

上記走査電極配線および上記信号電極配線とそれぞれ接続された導電パターンを上記TFTアレイ基板上の画像表示部周辺で引き回し、走査電極側端子および信号電極側端子を上記TFTアレイ基板の4辺中のいずれか1辺に並置したことを特徴とする液晶表示装置。

【請求項2】 走査電極側端子および信号電極側端子は、TFTアレイ基板の画像表示部の長辺のいずれか一辺に、同一方向に並置されていることを特徴とする請求項1記載の液晶表示装置。

【請求項3】 走査電極駆動用集積回路は、TFTアレイ基板の画像表示部の長辺のいずれか一辺の両端部に配置され、走査電極配線用の導電パターンは上記画像表示部の両短辺から一方の長辺に向かって引き回されていることを特徴とする請求項2記載の液晶表示装置。

【請求項4】 導電パターンの一部は、コンタクトホールを介して層の異なる導電パターンに変換され、他の導電パターンと層間絶縁膜を介して重なるように配置された二層以上の多層配線であることを特徴とする請求項1~請求項3のいずれか一項に記載の液晶表示装置。

【請求項5】 多層配線を形成する導電パターンのうちの所定の層は、TFTアレイ基板の走査電極配線形成プロセスまたは信号電極配線形成プロセスにて形成されることを特徴とする請求項4記載の液晶表示装置。

【請求項6】 導電パターンは、画像表示部周辺部の端部にまで引き回され、TFTアレイ基板と対向電極基板との間隔が均一に保たれるように形成されていることを特徴とする請求項1~請求項5のいずれか一項に記載の液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、周辺部に駆動用 集積回路素子を実装した液晶表示装置に関するものであ る。

[0002]

【従来の技術】近年、パソコン等に用いられる液晶ディスプレイの普及は目覚ましく、ディスプレイパネルはユーザからの要求により大型化および高精細化の開発が強力に進められている。これに対応して大型化するガラス

基板上に、いかに多数のパネルを作り込むかは、量産のために非常に重要な技術となっている。一方、パネルの大きさは、画素表示部の大きさが決まっているため、端子部配線領域等の周辺領域の大きさで決定され、この周辺領域のサイズ縮小が重要な課題である。

【0003】図5、6および7は例えば特開昭61-145581号公報に示された従来の液晶表示装置を示す図である。図において、1は画像表示部、 $2\sim7$ はソース側ドライバー、 $8\sim11$ はゲート側ドライバー、12は導電パターン、23はTFTアレイ基板、24は対向電極基板、25、26はIC実装基板、27は基板実装のためのフィルムキャリア、28はフレキシブル基板である。図5において、TFTアレイ基板23の走査電極駆動用LSIであるゲート側ドライバー8 ~11 を液晶表示パネルの上下に実装するために、導電パターン12でその上下端まで引き出している。図6は図5を矢印A方向に見た断面図、図7は図5を矢印B方向に見た断面図であり、フレキシブル基板28によって下側に折り曲げられ、モジュールの小型化を図っている。

【0004】また、従来の他の液晶表示パネルの例を図 について説明する。図8は、例えば特開昭63-266 31号公報に示された従来の液晶表示装置の導電パター ンを示す図である。図において、15はソース(信号電 極) 側端子、16はゲート (走査電極) 側端子、18は ガラス基板、30はシール領域、31はダミー配線であ る。また、32は配線領域、33は端子領域であり、そ れぞれ約4 mm、3 mmの長さを占有している。画像表 示部1以外の領域として、配線領域32はシール領域3 0を含み、パネルの両側に必要である。さらに、端子領 域33が少なくとも片側には必要なため、周辺領域の長 さとして少なくとも約4mm×2+約3mm=約11m mが必要である。図8に示す従来の液晶パネル装置の導 電パターンでは、ゲート側端子16とソース側端子15 の取り出し方向が異なっており、画像表示部1の角の近 傍では、ダミー配線31を設ける必要がある。なぜな ら、ダミー配線31を設けない場合、基板上の高さの差 から対向電極基板との間に数ミクロンのセルギャップの 面内不均一が発生し、表示不良の原因となるためであ

[0005]

【発明が解決しようとする課題】従来の液晶表示パネルは以上のように構成されているので、有効映像表示部に対し駆動用LSIの実装領域までの導電パターンの占有する領域が大きく、パネルサイズの縮小が難しいという問題があった。このため、パネル取りをする際に、マザーガラス基板上におけるパネル周囲の領域に余裕がなく、製造上の歩留まりに不利なガラス基板端部まで及んでいた。例えば図5に示す特開昭61-145581号公報で提案された液晶表示装置では、ゲート側ドライバー8~11を液晶表示パネルの上下に実装するために、

(3)

導電パターン12でその上下端まで引き出さなければならず、導電パターン12の占有する領域が大きいという問題があった。また、図8に示す特開昭63-26631号公報で提案された従来の液晶表示装置では、ゲート側端子16とソース側端子15の取り出し方向が異なるため導電パターンの占有する領域が大きく、さらに画像表示部1の角の近傍ではセルギャップの面内不均一が原因で生じる表示不良を防ぐために、ダミー配線31を設ける必要があった。

【0006】この発明は、上記のような問題点を解消するためになされたもので、端子および配線領域等の周辺領域を縮小することによりパネルサイズを縮小し、ガラス基板からのパネル取り数を増やし、さらにガラス基板上における周囲の領域に余裕を持つことで、製造上の歩留まり向上を図ることを目的とする。

[0007]

【課題を解決するための手段】この発明に係わる液晶表 示装置は、透明絶縁性基板上に複数本形成された走査電 極配線、この走査電極配線と交差する複数本の信号電極 配線、走査電極配線と信号電極配線の各交点に設けられ た薄膜トランジスタおよびこの薄膜トランジスタに接続 された透明導電膜よりなる画素電極等を備えたTFTア レイ基板と、透明電極およびカラーフィルタ等を有し、 TFTアレイ基板との間に液晶を挟持する対向電極基板 と、TFTアレイ基板の画像表示部の周辺部に実装され る走査電極駆動用集積回路および信号電極駆動用集積回 路を備え、走査電極配線および信号電極配線とそれぞれ 接続された導電パターンをTFTアレイ基板上の画像表 示部周辺で引き回し、走査電極側端子および信号電極側 端子をTFTアレイ基板の4辺中のいずれか1辺に並置 したものである。また、走査電極側端子および信号電極 側端子は、TFTアレイ基板の画像表示部の長辺のいず れか一辺に、同一方向に並置されているものである。

【0008】また、走査電極駆動用集積回路は、TFT アレイ基板の画像表示部の長辺のいずれか一辺の両端部に配置され、走査電極配線用の導電パターンは画像表示部の両短辺から一方の長辺に向かって引き回されているものである。また、導電パターンの一部は、コンタクトホールを介して層の異なる導電パターンに変換され、他の導電パターンと層間絶縁膜を介して重なるように配置された二層以上の多層配線構造をとるものである。さらに、多層配線を形成する導電パターンのうちの所定の層は、TFTアレイ基板の走査電極配線形成プロセスまたは信号電極配線形成プロセスにて形成されるものである。また、導電パターンは、画像表示部周辺部の端部にまで引き回され、TFTアレイ基板と対向電極基板との間隔が均一に保たれるように形成されているものである。

[0009]

【発明の実施の形態】

実施の形態 1. 図1は、本発明の実施の形態 1 である液 晶表示装置を示す平面図である。図において、1は画像 表示部、2~5は信号電極駆動用集積回路であるソース 側ドライバー、8~11は走査電極駆動用集積回路であ るゲート側ドライバー、12は走査電極配線または信号 電極配線と接続された導電パターンを示す。また、1 3、14はパネル両側の配線領域を示す。本実施の形態 では、ソース側ドライバー2~5、ゲート側ドライバー 8~11を、ともにパネル4辺の中のいずれか1辺(本 実施の形態では上側)に設け、その一辺方向のみに導電 パターン12を引き回している。また、ゲート側ドライ バー8~11は、TFTアレイ基板の画像表示部1上方 の両端部に配置され、ゲート電極配線用の導電パターン 12は画像表示部1の左右両辺から上方に向かって引き 回されている。配線領域13、14のパネル両側の和と しては約7mm程度となり、従来例として図8に示した 液晶表示パネルの配線領域32の2倍および端子領域3 3の和である周辺領域の長さ約11mmに比べて約4m mのパネル縮小が図られる。

特開平9-311341

【0010】図2は、本実施の形態による液晶表示装置 の導電パターンの一部を示す部分平面図である。図にお いて、15はソース側端子、16はゲート側端子、17 は導電パターン変換部である。図3は、図2のA-B断 面を示す拡大断面図である。図3において18はガラス 基板、19は第1の導電パターン、20は層間絶縁膜、 21は第2の導電パターンであり、第1のパターン19 と第2の導電パターン21は、層間絶縁膜20を介して 二層構造に配置されている。また、第1の導電パターン 19は、TFTアレイ基板のゲート配線形成プロセス時 にゲート配線と同時にパターニングされた導電パター ン、第2の導電パターン21はTFTアレイ基板のソー ス配線形成プロセス時にソース配線と同時にパターニン グされた導電パターンである。さらに、図4は、導電パ ターン変換部17を拡大した断面図である。図において 22はコンタクト穴を示す。コンタクト穴22を設ける ことにより第1の導電パターン19および第2の導電パ ターン21を互いに変換し、2本の導電パターンを重ね て配置でき、1本分のスペースに配置することができ

【0011】本実施の形態による液晶表示装置においては、ソース側ドライバー2~5、ゲート側ドライバー8~11をともにパネルの上側の一辺に設け、その一辺方向のみに導電パターン12を引き回し、さらに引き回す配線を第1の導電パターン19から第2の導電パターン21あるいはその逆に変換し配線を重ねることにより、パネルサイズの縮小を図ることが可能である。例えば、SVGA(Super Visual Graphic Array)と呼ばれる画素数規格(800×600)の場合、ソースが2400本(800×3(RGB))、ゲートが600本である。ソース側端子とゲート側端子を1辺に並列した場

合、2400+600=3000本の端子が一辺に並ぶことになる。画素が 100μ mピッチで配列されている場合、表示領域の幅は24cmとなるが、端子ピッチが 80μ m以下であれば端子が配列される長さは表示領域の長さ24cmより小さくなりパネル内に十分に収まる。今後の実装技術の開発により、さらに狭ピッチの端子配列が可能となることは明らかであるので、端子数のさらなる増大に十分に対応可能である。

【0012】また、ガラス基板上に形成する導電パターンのライン/スペースとして、 $6\mu m/6\mu m$ 程度はプロセス上十分に可能であるが、この場合、ゲート600本分の引き回しとして必要な幅は($6\mu m+6\mu m$)×600=7.2mmとなり、図8に示した従来例の周辺領域の約11mmと比較して約4mmパネルのサイズが縮小される。さらに、本実施の形態による導電パターンは、画像表示部周辺部の端部にまで引き回され、TFTアレイ基板と対向電極基板との間隔が面内で均一に保たれるように形成されているので、図8に示す従来例の導電パターンで必要であったセルギャップを均一にするためのダミー配線31は不要となる。

[0013]

【発明の効果】以上のように、この発明によれば、走査電極配線および信号電極側配線とそれぞれ接続された導電パターンをTFTアレイ基板上の画像表示部周辺で引き回し、走査電極側端子と信号電極側端子をTFTアレイ基板の1辺に並置したので、パネルサイズを縮小することができ、マザーガラス基板からのパネル取り数を増やすことができる。また、パネルサイズの縮小により、ガラス基板上におけるパネル周囲の領域に余裕ができ、製造の歩留まり上有利である。

【0014】さらに、導電パターンの一部を、コンタクトホールを介して層の異なる導電パターンに変換し、他の導電パターンと層間絶縁膜を介して重なるように配置した二層以上の多層配線としたので、さらに導電パター

ン引き回し部分の占める面積を縮小することができる。 また、導電パターンを画像表示部周辺部の端部にまで引 き回し、TFTアレイ基板と対向電極基板との間隔が面 内で均一に保たれるように形成したので、従来の液晶表 示装置に設けられていたダミー配線が不要となる。

【図面の簡単な説明】

【図1】 この発明の実施の形態1である液晶表示装置を示す平面図である。

【図2】 この発明の実施の形態1である液晶表示装置の導電パターンを示す部分平面図である。

【図3】 この発明の実施の形態1である図2に示す液晶表示装置の導電パターンのA-B断面を示す部分拡大断面図である。

【図4】 この発明の実施の形態1である導電パターン変換部の断面図である。

【図5】 従来の液晶表示装置の導電パターンおよび実装されたドライバー I Cの配置を示す平面図である。


【図6】 図5に示す従来の液晶表示装置を横方向から 見た断面図である。

【図7】 図5に示す従来の液晶表示装置を下方向から 見た断面図である。

【図8】 従来の他の液晶表示装置の導電パターンを示す部分平面図である。

【符号の説明】


1 画像表示部、2~7 ソース側ドライバー、8~1 1 ゲート側ドライバー、12 導電パターン、13、14 配線領域、15 ソース(信号電極)側端子、16 ゲート(走査電極)側端子、17 導電パターン変換部、18 ガラス基板、19 第1の導電パターン、20 層間絶縁膜、21 第2の導電パターン、22 コンタクト穴、23 TFTアレイ基板、24 対向電極基板、25、26 IC実装基板、27 フィルムキャリア、28 フレキシブル基板、30 シール領域、31 ダミー配線、32 配線領域、33 端子領域。



(5)

特開平9-311341

【図1】




1 : 画像表示部

2.3.4.5.ソース側ドライバー


1.9.10.11:ゲート側ドライバー

12 : 導電パターン 13.14 : 配線領域

【図6】 【図8】



【図2】



- (19) Japan Patent Office (JP)
- (12) Publication of Patent Application
- (11) Publication Number of Patent Application: JP-A-9-311341
- (43) Date of Publication of Application: December 2, 1997
- (51) Int. Cl. 6: G02F 1/1345, 1/1333, 1/1343, 1/136

 Identification Number: 505, 500

Intraoffice Reference Number:

FI: G02F 1/1345, 1/1333 505, 1/1343, 1/136 500

Technical Display Location

Request for Examination: not made

Number of Claims: 6 OL (5 pages in total)

- (21) Application Number: HEI-8-128797
- (22) Application Date: May 23, 1996
- (71) Applicant: 595059056

Advanced Display Inc.

997 Miyoshi, Nishigoushi, Kikuchi, Kumamoto

(72) Inventor: Satoshi Hirose

c/o Advanced Display Inc.

997 Miyoshi, Nishigoushi, Kikuchi, Kumamoto

(72) Inventor: Naoki Nakagawa

c/o Advanced Display Inc.

997 Miyoshi, Nishigoushi, Kikuchi, Kumamoto

(74) Agent: Patent Attorney, Masuo Ooiwa

(54) [Title of the Invention] LIQUID CRYSTAL DISPLAY

(57) [Abstract]

[Problem] The size of the peripheral area, such as a terminal wiring area, is reduced to reduce the panel size, increase the number of panels to be manufactured from one glass substrate and improve manufacturing yield.

[Means for Resolution] Source-side drivers 2 to 5 and gate-side drivers 8 to 11 are provided along one upper side of the panel, and a conductive pattern 12 is routed around toward that one side. Part of the routed conductive pattern is converted from a first conductive pattern 19 into a second conductive pattern 21 in a different layer via contact holes 22 or vice versa such that the part of the conductive pattern overlies the other conductive pattern via an interlayer insulator 20 to form multilayer wiring, allowing further reduction in the panel size.